シリアル クロック分周器

Versal ACAP GTY および GTYP トランシーバー アーキテクチャ マニュアル (AM002)

Document ID
AM002
Release Date
2021-05-05
Revision
1.2 日本語

各トランスミッター PMA モジュールには、PLL からのクロックを分周して低ライン レートをサポートする分周器 (D) があります。このシリアル クロック分周器 D は、ライン レートが一定のアプリケーションでは固定値に設定でき、複数のライン レートを使用するプロトコルでは動的に値を変更できます。

ライン レートが一定のアプリケーションで分周器 D を使用するには、RXOUT_DIV を適切な値に設定し、CH*_RXRATE ポートを 8'b00000000 に接続します。

複数のライン レートを使用するアプリケーションでは、CH*_TXRATE ポートを使用してライン レートの設定 (分周値を含む) を動的に選択します。詳細は、レートの変更 を参照してください。