データパス レイテンシの読み出し

Versal ACAP GTY および GTYP トランシーバー アーキテクチャ マニュアル (AM002)

Document ID
AM002
Release Date
2021-05-05
Revision
1.2 日本語

RX 非同期ギアボックス FIFO を通る際に生じるデータパス レイテンシは、RX_PHYCLK に非同期の RXLATCLK を使用して統計的に計算されます。CH*_RX_PCS_CFG2 内の SAMPLE_PERIOD は、平均化処理が実行される RXLATCLK サイクル数を決定します。RXGBOX_FIFO_LATENCY で測定されるレイテンシの値は、SAMPLE_PERIOD で定義されたサンプリング周期ごとに更新されます。

RX 非同期ギアボックス FIFO の読み出し側には、データ アライメントに使用する、ギアボックスのスリップ カウント値で決定される追加オフセットがあります。そのため、レイテンシ値を読み出す前に、CH*_RXGEARBOXSLIP を実行して同期状態を実現しておく必要があります。レイテンシの測定は、CAUI モードではサポートされていません。

次の設定を使用して、レイテンシを読み出します。

  • 通常モードで、RX 非同期ギアボックスを有効化します。
  • CH*_RX_PCS_CFG2[12:10] (SAMPLE_PERIOD) を設定します。
    • 平均化処理の周期が長いほど、レイテンシ値は正確になります。
  • CH*_RXGEARBOXSLIP によって、データパスの同期状態を実現します。
  • CH*_RXGBOX_FIFO_LATENCY[29:16] (RXGBOX_FIFO_LATENCY) を読み出します。
    • 値は、1/8UI 単位です。
    • 実際のレイテンシは、RXGBOX_FIFO_LATENCY と固定値を合わせたものです。