トランスミッター

Versal ACAP GTY および GTYP トランシーバー アーキテクチャ マニュアル (AM002)

Document ID
AM002
Release Date
2021-05-05
Revision
1.2 日本語

この章では、トランスミッター (TX) にある各ファンクション ブロックのコンフィギュレーションおよび使用方法について説明します。各トランシーバーには、PCS と PMA で構成される独立したトランスミッターが含まれます。次の図に、トランスミッターのファンクション ブロックを示します。デバイス ロジックからのパラレル データは、TX インターフェイスを介して入力されて PCS および PMA を通り、高速シリアル データとして TX ドライバーから出力されます。

図 1. トランシーバー TX のブロック図

トランシーバー TX は、次のようなエレメントで構成されています。

  1. TX インターフェイス
  2. TX 8B/10B エンコーダー
  3. TX 同期ギアボックス
  4. TX バッファー
  5. TX バッファーのバイパス
  6. TX パターン ジェネレーター
  7. TX 極性制御
  8. TX のファブリック クロック出力制御
  9. TX 位相インターポレーター PPM コントローラー
  10. コンフィギュレーション可能な TX ドライバー
  11. TX の OOB 信号