RX クロック分周器制御ブロックからのパラレル クロック出力は、ライン レートおよびプロトコルの要件に応じて、インターコネクト ロジック クロックとして使用できます。
インターコネクト ロジックの推奨クロックは、いずれかの GTY トランシーバーから出力される CH*_RXOUTCLK です。また、MGTREFCLK を直接インターコネクト ロジックへ接続してインターコネクト ロジック クロックとして使用することも可能です。CH*_RXOUTCLK は、固定データパス遅延のために RX バッファーをバイパスするアプリケーションで使用される出力遅延制御がある通常アプリケーションで使用されます。詳細は、RX バッファーのバイパス を参照してください。
RXOUTCLKCTL 属性で入力セレクターを制御し、CH*_RXOUTCLK ポートから次のようなクロックを出力できます。
-
3'b001: PCS ブロックによる余分な遅延が発生するため、RXOUTCLKPCS パスの使用は推奨されません。 -
3'b010: RXPHYCLK は、インターコネクト ロジックで用いられるリカバリ クロックです。このクロックは、クロック補正機能がないプロトコルで使用され、データに同期するクロックやリカバリ クロックが必要な場合、またはダウンストリーム インターコネクト ロジックへクロックを提供する場合に使用されます。また、RX PCS ブロックにも使用されます。このクロックは、関連するリセット信号によって PLL または CDR がリセットされるとき中断されます。 -
3'b011: RXREFCLKPMA は、RPLL または LCPLL (RXOUTCLKCTL の設定に基づく) へ入力される基準クロックです。インターコネクト ロジックへリカバリ クロックを出力する必要がない場合は、RXREFCLKPMA をシステム クロックとして使用できます。ただし、通常は CH*_TXOUTCLK をシステム クロックとして使用します。 -
3'b101: RXPRODIVCLK は RX プログラマブル分周器の後に分周された PLL クロックです。詳細は、RX のファブリック クロック出力制御 を参照してください。 -
3'b110: TXOUTCLK_PREDAPI は、TX DAPI を通過する前に CH*_TXOUTCLK を駆動するクロック源です。