この章では、レシーバーにある各ファンクション ブロックのコンフィギュレーションおよび使用方法について説明します。各トランシーバーには、PCS と PMA で構成される独立したレシーバーが含まれます。次の図に、トランシーバー RX のブロック図を示します。ボード上のトレースからの高速シリアル データは、トランシーバー RX の PMA から PCS に入り、最終的にインターコネクト ロジックに送信されます。RX/TX クロック分周器へクロックを供給するチャネル クロッキング アーキテクチャの詳細は、リング型 PLL および LC タンク型 PLL を参照してください。
図 1. トランシーバー RX のブロック図
トランシーバー RX は、次のようなエレメントで構成されています。