基準クロック

Versal ACAP GTY および GTYP トランシーバー アーキテクチャ マニュアル (AM002)

Document ID
AM002
Release Date
2021-05-05
Revision
1.2 日本語

このセクションでは、基準クロック ソースやオシレーターの選択について説明します。オシレーターは、次の特性で評価されます。

  • 周波数範囲
  • 出力電圧幅
  • ジッター (予測可能、ランダム、Peak-to-Peak)
  • 立ち上がりおよび立ち下がり時間
  • 電源電圧および電流
  • ノイズ仕様
  • デューティ サイクルおよびデューティ サイクル耐性
  • 周波数の安定性

これらの特性は、GTY トランシーバー デザインで使用するオシレーターを決定する際の選択基準です。図 1 に、シングルエンド クロック入力の Peak-to-Peak 電圧幅を示します。この図は、図 2 (Versal ACAP のデータシート の GTY トランシーバー部分を参照) に示す差動クロック入力の電圧幅との対照を示します 。

図 1. シングルエンド クロック入力の Peak-to-Peak 電圧幅

次の図に、「MGTREFCLKP – MGTREFCLKN」として定義される差動クロック入力の電圧幅を示します。

図 2. 差動クロック入力の Peak-to-Peak 電圧幅

次の図に、基準クロックの立ち上がりおよび立ち下がり時間を示します。

図 3. 立ち上がりおよび立ち下がり時間

次の図に、IBUFDS の内部の詳細を示します。専用の差動基準クロック入力ペア (MGTREFCLKP/MGTREFCLKN) は、100Ω の差動インピーダンスで内部終端されています。この差動基準クロック入力ペアの同相電圧は、GTY_AVCC (0.88V) です。正確な仕様については、Versal ACAP のデータシート を参照してください。

図 4. MGTREFCLK 入力の詳細
注記: 抵抗値は公称値です。正確な仕様については、Versal ACAP のデータシート を参照してください。