機能

Versal ACAP GTY および GTYP トランシーバー アーキテクチャ マニュアル (AM002)

Document ID
AM002
Release Date
2021-05-05
Revision
1.2 日本語

Versal ACAP GTY トランシーバーは、シリアル I/O 帯域幅とロジック容量を含めて、7nm で最高の性能と集積度を提供します。 7nm プロセス ノードで業界ハイエンド FPGA となるこの製品ファミリは、400G ネットワークから大規模 ASIC のプロトタイピングやエミュレーションなどのアプリケーションに最適です。

Versal アーキテクチャの GTY トランシーバーは電力効率に優れ、1.25Gb/s ~ 32.75Gb/s のライン レートをサポートします。また、柔軟なコンフィギュレーションが可能であり Versal アーキテクチャのプログラマブル ロジック リソースと密接に統合されています。次の表に、さまざまなアプリケーションに対応するトランシーバーの機能をグループ別に示します。

表 1. トランシーバーの機能
グループ 機能
PCS 異なるライン レート要件をサポートする 2 バイト、4 バイト、8 バイトの内部データパス
8B/10B エンコードおよびデコード
64B/66B と 64B/67B をサポート

PCI Express® Gen3 および Gen4 用の 128B/130B エンコード/デコード

カンマ検出およびバイト/ワード アライメント
TX 位相 FIFO
クロック コレクション/チャネル ボンディング用の RX エラスティック FIFO
バッファー バイパスでの固定レイテンシをサポート
PRBS ジェネレーターおよびチェッカー
プログラマブル FPGA ロジック インターフェイス
100Gb Attachment Unit Interface (CAUI) をサポート
マルチ レーン モードでのバッファー バイパスをネイティブ サポート
外部 VCXO (電圧制御クリスタル オシレーター) の代替になる TX 位相インターポレーター PPM コントローラー
SATA デザインに対応する COM 信号を含む OOB 信号伝送
PMA 高ジッター性能を実現する 2 つの LC タンク型および 2 つのリング型オシレーター PLL を各クワッドに実装
自動適応機能を備えた低消費電力モード (LPM) と呼ばれる電力効率に優れた適応型リニア イコライザー モード
自動適応機能を備えた 15 タップの判定帰還等化 (DFE)
TX プリエンファシス
プログラマブル送信出力
PCI Express デザイン用のビーコン シグナリング
Versal デバイスでは最大 32.75Gb/s のライン レートをサポート

GTY トランシーバーは、次の使用モードをサポートします。

  • Aurora
  • CCIX 16G/20G/25G
  • Common Packet Radio Interface (CPRI)
  • DisplayPort
  • ファイバー チャネル
  • HDMI 2.0/2.1
  • Interlaken
  • JESD204b/c
  • OC-3/12/48/192
  • Optical-channel Transport Unit (OTU): OTU-1、OTU-2、OUT-2e、OTU-3、OTU-4
  • PCI Express Rev. 1.1、2.0、3.0、4.0
  • Serial RapidIO (SRIO)
  • Serial Advanced Technology Attachment (SATA)、Serial Attached SCSI (SAS)
  • Serial Digital Interface (SDI)
  • SFF-8431 (SFP+)
  • USB 3.0
  • VbyOne
  • 10GBASE-R/KR
  • 10Gb Attachment Unit Interface (XAUI)、Reduced Pin eXtended Attachment Unit Interface (RXAUI)、100Gb Attachment Unit Interface (CAUI)、40Gb Attachment Unit Interface (XLAUI)