XPLL の各ポートの説明

XPLL のポートの多くは、MMCM のポートと同じです (MMCM の各ポートの説明 参照)。ダイナミック リコンフィギュレーション ポートの説明は、ダイナミック リコンフィギュレーション ポート (DRP) を参照してください。このセクションでは、XPLL にのみ存在するポートについて説明します。

CLKOUTPHY、CLKOUTPHYEN

XPLL には XPHY への専用の CLKOUTPHY クロック出力があり、このクロック出力には、プログラマブル ロジックのクロックと VCO で生成した XPHY のクロックを同期するための特別なロジックがあります。CLKOUTPHY は、プログラマブル ロジックからの CLKOUTPHYEN 信号でゲーティングされます。CLKOUTPHYEN 信号がプログラマブル ロジックから High にアサートされると、CLKOUTPHY は立ち上がりエッジが XPLL 入力クロックの立ち上がりエッジに揃うようにトグルを開始します。CLKOUTPHY が XPIO バンクの XPHY ニブルへデータを送信するクロックと整合するよう、データ クロックは XPLL 入力クロックと同じクロックである必要があります。CLKOUTPHYEN 信号は 8 分周のクロック分周器に同期され、CLKOUTPHY クロックをゲーティングします。CLKOUTx_DIVIDE および CLKOUT_MULT は、内部クロックに同期します。ただし、複数の XPLL CLKOUTPHY クロックの位相が揃うのは、CLKFBOUT_MULT 値と CLKOUT[0:1]_DIVIDE 値が両方とも 1、2、4、8、または 16 に設定されている場合のみです。CLKFBOUT = 3、5、6、7、9、… の場合、立ち上がりエッジは揃いません。次の図に、CLKOUTPHYEN 信号と CLKOUTPHY_DIVIDE 属性に基づいて CLKOUTPHY クロックを有効にする方法として、クロック分周器とマルチプレクサーを使用した手法を示します。

図 1. CLKOUTPHY にマルチプレクサーを使用する手法

XPHY RIU インターフェイス ピン

これらのピンでハード メモリ コントローラーに直接接続すると、最も高性能で確定的なタイミングが得られます。