属性 | タイプ | 許容値 | デフォルト | 説明 |
---|---|---|---|---|
CLKOUT[0:3]_DIVIDE | 整数 | 2 ~ 128 | 2 | 異なる周波数を使用する必要がある場合、CLKOUT クロック出力を分周する値を指定します。ここで指定した値と CLKFBOUT_MULT の値の組み合わせによって出力周波数が決定します。 |
CLKOUT[0:3]_ DUTY_CYCLE | 実数 | 0.001 ~ 0.999 | 0.50 | CLKOUT クロック出力のデューティ サイクルをパーセントで指定します。0.50 の場合デューティ サイクルは 50% になります。 |
CLKFBOUT_MULT | 10 進数 | 4 ~ 43 | 42 | 異なる周波数を使用する必要がある場合、すべての CLKOUT クロック出力の逓倍値を指定します。ここで指定した値と当該の CLKOUT#_DIVIDE および DIVCLK_DIVIDE の値の組み合わせによって出力周波数が決定します。 |
CLKOUT[0:3]_PHASE | 実数 | -360.000 ~ 360.000 | 0.000 | 関連する CLKOUT クロック出力の出力位相関係を度数で指定できます (90 は 90° または 1/4 サイクルの位相オフセットを示し、180 は 180° または 1/2 サイクルの位相オフセットを示す)。スタティック位相シフト モードの場合、最小位相ステップ分解能は、(degrees) = (360/CLKOUT[0:3]_DIVIDE)/8 で求められます。 |
DIVCLK_DIVIDE | 10 進数 | 1 ~ 12 | 1 | すべての出力クロックの、入力クロックに対する分周比を指定します。 |
REF_JITTER | 実数 | 0.000 ~ 0.200 | 0.010 | PLL のパフォーマンスを改善するための基準クロックのジッターの目標値を指定します。不明の場合は、入力クロックのパフォーマンスが最適となるように帯域幅を設定する OPTIMIZED 属性が選択されます。値がわかる場合は、入力クロック上のジッター目標値を単位間隔 (UI) (最大 Peak-to-Peak 値) で指定する必要があります。 |
CLKIN_PERIOD | 実数 | 0.000 ~ 100.000 | 0.000 | PLL の CLKIN 入力への入力周期を ns で指定します。ps 単位まで細かく指定可能です。この値は必須であり、必ず指定する必要があります。 |
CLKOUTn_PHASE_CTRL[0:1] | バイナリ | 00 ~ 11 | 00 |
CLKFBOUT カウンター可変ファイン位相シフトまたはスキュー調整セレクト。 00: インターポレーターをスキュー調整/位相シフト インターフェイスで制御しない。 01: インターポレーターをスキュー調整回路 1 で制御。 10: インターポレーターを位相シフト インターフェイスで制御。 11: インターポレーターをスキュー調整回路 2 で制御。 |
DESKEW_DELAY1 | 10 進数 | 0 ~ 63 | 0 | スキュー調整回路 1 のオプションのプログラマブル遅延の値。 |
DESKEW_DELAY2 | 10 進数 | 0 ~ 63 | 0 | スキュー調整回路 2 のオプションのプログラマブル遅延の値。 |
DESKEW_DELAY_PATH1 | 文字列 | TRUE、FALSE | FALSE | オプションのプログラマブル遅延に CLKIN1_DESKEW パスと CLKFB1_DESKEW パスのいずれを使用するかを選択します。TRUE = CLKFB1_DESKEW、FALSE = CLKIN1_DESKEW。 |
DESKEW_DELAY_PATH2 | 文字列 | TRUE、FALSE | FALSE | オプションのプログラマブル遅延に CLKIN2_DESKEW パスと CLKFB2_DESKEW パスのいずれを使用するかを選択します。TRUE = CLKFB2_DESKEW、FALSE = CLKIN2_DESKEW。 |
DESKEW_DELAY_EN1 | 文字列 | FALSE、TRUE | FALSE | スキュー調整回路 1 のオプションのプログラマブル遅延を有効にするには TRUE に設定します。 |
DESKEW_DELAY_EN2 | 文字列 | FALSE、TRUE | FALSE | スキュー調整回路 2 のオプションのプログラマブル遅延を有効にするには TRUE に設定します。 |
CLKOUTPHY_DIVIDE | 文字列 | DIV1 (バイパス)、DIV2、DIV4、DIV8、DIV16 | DIV8 | VCO 出力クロックに基づいて CLKOUTPHYP および CLKOUTPHYN クロックを決定します。 |
LOCK_WAIT | 文字列 | FALSE、TRUE | FALSE | XPLL がロック状態になるまでコンフィギュレーション スタートアップの間待機します。 |
XPLL_CONNECT_TO_NOCMC | 文字列 | NONE、LP4、DDR | NONE | XPLL を使用して DDRMC を駆動するかどうかを示します。 |