基本的なデバイス アーキテクチャは CR のブロックで構成されています。CR はタイル状に並んでおり、列 (カラム) と行 (ロウ) を形成します。各 CR には、スライス (CLB)、DSP、および 36K ブロック RAM ブロックが含まれます。スライス、DSP、ブロック RAM カラムの構成比率は CR ごとに異なりますが、垂直方向には常に同じ構成の CR が並びます。これにより、デバイス全体でこれらリソースのカラムが形成されます。次に、CR カラムと共に I/O および GT カラムがあります。また、 PCIe® 、Interlaken (ILKN)、100G マルチレート イーサネット MAC (MRMAC)、600G イーサネット MAC (DCMAC)、およびソフト判定前方エラー訂正 (SD-FEC) を含むカラムが 1 つ以上あります。CR および GT の各ロウの中央には、デバイス全体を水平に貫く HCS が通っています。HCS には、プログラマブル ロジック領域を横切る水平配線および分配トラックと、リーフ クロック バッファーが含まれます。クロック カラムは、HCS の配線トラックと分配トラックを相互に接続します。垂直方向のクロック カラムにある垂直方向の配線および分配トラックは、左右両側にあるすべての CR に接続できます。水平方向には 12 本の配線トラックと 24 本の分配トラックがあり、垂直方向には各 24 本の配線トラックと分配トラックがあります (下図参照)。上部と下部のクロック ロウには 24 本の配線トラックがあります。各 CR 内にある 24 本の水平分配トラックは、遅延ラインを介してクロック カラムから駆動され、ローカル スキュー調整が可能です。これらのクロック配線リソースの目的は、クロックをグローバル クロック バッファーから中心点に配線することです。この中心点からは、クロック分配リソースを通って負荷に接続されます。このようなクロック ネットワークの中心点を、Versal アーキテクチャではクロック ルートと呼びます。クロック ルートは、デバイス内の任意の CR の隣に存在でき、ここからクロック分配リソースを介して負荷に配線されます。アーキテクチャに最適化されたクロック スキュー、クロック配線、およびクロック分配リソースは、必要に応じて、隣接する CR に接続することも、CR の境界で接続せず、切り離しておくこともできます。
クロックをソースから分配する方法には、次の 2 とおりがあります (下図参照)。
- クロックを配線トラックに取り込み、負荷なしで CR の隣のクロック カラムにある中心ポイントへ駆動します。次に、このクロックは分配トラックを駆動し、そこからクロック ネットワークがファン アウトします。こうすることで、クロック バッファーは CR に隣接する特定のポイントまで駆動し、そこからクロックはまず垂直方向に、そして次に水平方向に分配トラックを進み、クロック ポイントを駆動します。クロック ポイントは、同じ CR にある分周機能付きのリーフ クロックによって駆動されます。
- この分配方式を用いてすべての負荷のルートを特定の位置に移動することで、局所的なスキューを改善できます。さらに、配線トラックと分配トラックはどちらも水平または垂直に隣接した CR をセグメント形式で駆動できます。垂直方向の配線は垂直分配 H ツリーを駆動し、各ロウに対する垂直遅延のバランスをとります。この垂直分配ツリーは、デバイス上部および下部の水平分配トラックにもつながります。配線トラックは再度バッファーを経由して隣接する CR 内の配線および分配トラックをどちらも駆動でき、分配トラックは再度バッファーを経由して隣接する CR にあるほかの水平分配トラックを駆動できます。CR は境界でセグメントされているため、デバイス全体にわたる完全にグローバルなクロック ネットワークを構築することも、クロッキング トラックを再利用して可変サイズのより局所的なローカル クロック ネットワークを構築することも可能です。
- もう 1 つの方法は、クロック バッファーで分配トラックを直接駆動し、クロックを分配するというものです。この方法では、クロック挿入の遅延を少なくできます。
GC 入力を使用して XPIO コーナー バンクを駆動する場合、サイトに空きがないため、クロック バッファー (BUFGCTRL および BUFGCE_DIV) を MMCM の後ろに配置できません。PS の下 (左下隅) にあるコーナー バンクが制限を受け、このバンクからはプログラマブル ロジック リソースへのフル アクセスができません。GT の下 (右下隅) にあるコーナー バンクは制限を受けません。制限を受けるコーナーバンクで MMCM を使用する必要がある場合は、MMCM の後ろに BUFGCE を挿入し、それが代わりに BUFGCTRL や BUFGCE_DIV (また、その他の BUFGCE) を駆動するよう配置することを推奨します。この制限への対処法の詳細は、 『Versal アダプティブ SoC ハードウェア、IP、およびプラットフォーム開発設計手法ガイド』 (UG1387) を参照してください。