クロック ジッター (クロックのばらつき) は、クロック分配ネットワークの電源に存在するノイズの大きさとスペクトラムに大きく依存します。AMD Versal™ デバイスの電源ノイズは、コンフィギャラブル ロジック内のアクティビティによって変わります。アクティビティの量、そしてその結果生じるノイズの大きさとスペクトラムはデザインごとに異なるため、ジッターを事前に予測することは困難です。
ジッターを予測するには、ワースト ケースのノイズ条件を想定し、その場合のジッターをすべてのデザインに適用する方法もあります。ただし、この方法ではすべてのデザインに最大ペナルティが適用されてしまうため、推奨されません。
Versal デバイスでは、デバイス内のグローバル クロック配線には RAM 電源が供給されます。RAM 電源のノイズは、ブロック RAM と UltraRAM (URAM) の使用状況のみによって決まるため、堅実な解析が可能です。
このセクションでは、電源ノイズの発生源となる RAM アクティビティ タイプ、および電源ノイズの軽減方法について説明します。また、ジッターが AMD Vivado™ Design Suite によってどのようにモデル化されるかについても解説し、クロックのばらつきを軽減するために使用できるユーザー入力についても説明します。