次の表に、この文書の改訂履歴を示します。
セクション | 改訂内容 |
---|---|
2023 年 5 月 16 日、バージョン 1.5 | |
クロッキング リソースの特長 | 図 1 および用語を更新し、FSR および HSR を追加。 |
クロック管理: MMCM、XPLL、および DPLL | 図 1 を更新し、SSI テクノロジ デバイスの図を追加。 |
グローバル クロック入力 | GC ピンの接続を更新し、隣接していないバンクを追加。 |
クロック バッファー | クロック ツリーのスパンがグローバル クロックの Fmax に与える影響についての説明を追加。 |
メッシュ ネットワーク スキュー調整によるクロック スキューの最小化 |
注記を更新。 |
クロック バッファー リソース | XPIO バンクのクロックの説明を更新。 |
マルチクロック バッファー | MBUFGCE_DIV の説明を更新。 |
概要 | 上部クロック領域を持つデバイスの説明を追加。 |
2022 年 5 月 24 日、バージョン 1.4 | |
旧世代との違い および DPLL | DPLL には分数クロック生成機能がないという情報を削除。 |
メッシュ ネットワーク スキュー調整によるクロック スキューの最小化 | 適応型スキュー調整に関する説明を更新。 |
マルチクロック バッファー | MBUFG タイプのクロッ クバッファー出力の用法を更新。 |
VCO と出力カウンターの波形についての詳細 | O0 が分数分周モードで使用できるという記述を削除。 |
分数分周の使用 | ジッター性能における VCO 周波数の制限に関する情報を追加。 |
複数の PLL とクロック バッファーを使用する場合の確実なタイミング要件 | 新規セクション。 |
制限 | デューティー サイクルのプログラマビリティを削除。 |
DPLL の属性 | DPLL PERF_MODE 属性の説明を更新。 |
制約 | デューティー サイクルのプログラマビリティを削除。 |
XPLL の各ポートの説明 | CLKOUTPHY が XPHY データ クロックと位相が揃う必要があることを追加。CLKOUTPHYEN 関連の説明を更新。 |
2021 年 12 月 17 日、バージョン 1.3 | |
メッシュ ネットワーク スキュー調整によるクロック スキューの最小化 | キャリブレーション済みのスキュー調整機能のステータスに関する注記を追加。 |
BUFGCE_DIV | BUFGCE_DIV CE_TYPE 属性の説明から ASYNC を削除。 |
マルチクロック バッファー | MBUFG タイプのクロック バッファーの使用についての情報を追加。MBUG_GT および MBUFGCE_DIV の出力についての説明を追加。 |
スキュー調整ロジックの使用 | デバイスの外部に出るフィードバックにはデジタル スキュー調整の使用を推奨する文言を削除。 |
デューティ サイクルのプログラム | スキュー調整あり/なしの各モードにおけるデューティ サイクルのプログラムについての情報を追加。 |
MMCM の各ポートの説明 | CLKIN1 および CLKFBIN の説明を更新。 |
MMCM の属性 | 表「MMCM の属性」で DESKEW_DELAY_PATH1/2 を訂正。正しくは、TRUE の場合に該当する CLKFBx_DESKEW パスを選択します。 |
スキュー調整の動作 | デジタル スキュー調整のガイドラインを更新。 |
MMCM および XPLL の安全なタイミング クロック トポロジ | 新規セクション。 |
2 つの MMCM で選択したクロック出力の位相アライメント | 図を更新。 |
異なる Versal デバイスで選択したクロックの位相アライメント | 図を更新。 |
DPLL の安全なタイミング クロック トポロジ | 新規セクション。 |
DPLL の属性 | CLKOUT[0:3]_DUTY_CYCLE 属性を削除。 |
XPLL の属性 | 表「XPLL の属性」で DESKEW_DELAY_PATH1/2 を訂正。正しくは、TRUE の場合に該当する CLKFBx_DESKEW パスを選択します。 |
XPLL カスケード | 新規セクション。 |
メモリ リソースのアクティビティによって生じるクロック ジッター | 新規付録。 |
2021 年 4 月 23 日、バージョン 1.2 | |
旧世代との違い |
|
MMCM の属性 | CLKOUT[0:6]_PHASE 属性のスタティック位相シフト インクリメントを追加。 |
カウンターと VCO 位相 (MMCM および XPLL) または DCO 位相 (DPLL) を使用したスタティック位相シフト モード | 最小位相分解能 (ps) の式を更新。 |
DPLL の属性 | PERF_MODE 属性を追加。CLKOUT[0:3]_PHASE 属性のスタティック位相シフト インクリメントを追加。 |
XPLL の属性 | CLKOUT[0:3]_PHASE 属性のスタティック位相シフト インクリメントを追加。 |
2020 年 12 月 7 日、バージョン 1.1 | |
クロッキング リソースの特長 | フル クロック領域内の RAM に関する情報を追加し、図を更新して CMAC を削除。 |
旧世代との違い | XPLL のスキュー調整の説明を更新。 |
スキュー調整ロジックの使用 | 外部クロック ネットワークの遅延に対するデジタル スキュー調整の使用に関する詳細を追加。 |
制限 | DPLL のデバイス固有の制限を追加。 |
スキュー調整ロジック (追加のスキュー調整オプション) | 説明を明確化。 |
スキュー調整の動作 | クロック入力ソースに関連する要件を追加。 |
異なる Versal デバイスで選択したクロックの位相アライメント | クロック入力の要件を追加。 |
2020 年 7 月 16 日、バージョン 1.0 | |
初版。 | N/A |