2 入力論理ユニットまたは 3 入力 XOR の特殊なケース

Versal ACAP DSP エンジン アーキテクチャ マニュアル (AM004)

Document ID
AM004
Release Date
2022-09-11
Revision
1.2.1 日本語

DSP58 内の加算、減算、および単純なロジック ファンクションは、2 段目の 4 入力加算器を使用することで実現します。次の表に、2 段目の 4 入力加算器/減算器/論理ユニットに実装可能なロジック ファンクションを示します。また、OPMODE および ALUMODE 制御信号の設定も示します。

OPMODE[3:2] を 00 に設定すると、Y マルチプレクサー出力がデフォルトの 0 値になります。OPMODE[3:2] を 10 に設定すると、Y マルチプレクサー出力がすべて 1 になります。OPMODE[1:0] は、X マルチプレクサーの出力を選択し、OPMODE[6:4] は Z マルチプレクサーの出力を選択します。2 入力または 3 入力論理演算の場合、W マルチプレクサー出力をすべてデフォルトの 0 値にするには、OPMODE[8:7] を 00 に設定する必要があります。

OPMODE[3:2] を 11 に設定し、Y マルチプレクサーの出力に C 入力を選択することで、XOR3 を構成できます。次の表に示すとおり、XOR3 が有効になるのは、ALUMODE[3:0] = 0100 の場合のみです。

表 1. OPMODE および ALUMODE 制御ビットおよび論理ユニットの出力
論理ユニット モード OPMODE[3:2] ALUMODE[3:0]
3 2 3 2 1 0
X XOR Z 0 0 0 1 0 0
X XNOR Z 0 0 0 1 0 1
X XNOR Z 0 0 0 1 1 0
X XOR Z 0 0 0 1 1 1
X AND Z 0 0 1 1 0 0
X AND (NOT Z) 0 0 1 1 0 1
X NAND Z 0 0 1 1 1 0
(NOT X) OR Z 0 0 1 1 1 1
X XNOR Z 1 0 0 1 0 0
X XOR Z 1 0 0 1 0 1
X XOR Z 1 0 0 1 1 0
X XNOR Z 1 0 0 1 1 1
X OR Z 1 0 1 1 0 0
X OR (NOT Z) 1 0 1 1 0 1
X NOR Z 1 0 1 1 1 0
(NOT X) AND Z 1 0 1 1 1 1
X XOR Y XOR Z 1 1 1 0 1 0 0
  1. Y マルチプレクサーで C 入力を選択した場合に有効です。