DSP58 の時分割多重化

Versal ACAP DSP エンジン アーキテクチャ マニュアル (AM004)

Document ID
AM004
Release Date
2022-09-11
Revision
1.2.1 日本語

DSP58 の高速演算エレメントにより、DSP デザインでは時分割多重化を使用できます。時分割多重化とは、1 つの DSP58 内で複数のファンクションを異なる時間インスタンスで実行するプロセスです。サンプル レートが低いデザインなどに使用されます。次の図に、1 つの DSP58 に実装可能なファンクション数 (N) を求める式を示します。



DSP58 を使用して時分割多重化したデザインを実装すると、リソース使用量と消費電力を削減できます。

DSP58 には、従来型 FIR フィルターの基本的なエレメントとして、乗算器、加算器、遅延/パイプライン レジスタがあり、汎用 CLB スライスを使用することなく入力ストリーム (B バス) および出力ストリーム (P バス) をカスケード接続できます。

マルチチャネル フィルタリングは、時分割多重化したシングルチャネル フィルターと見なすことができます。標準的なマルチチャネル フィルタリングでは、各チャネルに対して個別のデジタル フィルターを使用して、複数の入力チャネルがフィルタリングされます。DSP58 は高性能なため、1 つのデジタル フィルターを使用して複数の入力チャネルをフィルタリングできます。たとえば、1 つのフィルターを 8 倍のクロックで駆動すると、8 つの入力チャネルのフィルタリングが可能です。この実装では、各チャネルを個別に実装する方法と比較すると、合計リソース数が 1/8 になります。