DSPFP32 は各 1 個の浮動小数点乗算器と浮動小数点加算器で構成され、binary32 形式の複数の出力が別々に内部ロジックへ送信されます。浮動小数点乗算器の各入力は IEEE binary32 (FP32、単精度) または binary16 (FP16、半精度) 形式のいずれも可能ですが、浮動小数点加算器の入力は binary32 形式のみです。出力は常に FP32 (単精度) 形式です。加算器には内部ループバック パスがあり、1 サイクルでアキュムレータを構成できます。乗算器の出力をロジック配線を使用せず内部で加算器に入力し、乗算加算 (MADD) または積和演算 (MACC) ユニットを構成できます。または、C 入力を FPCREG = 3 に設定した MUX に FP 加算器 (FPA) の P 出力をフィードバックすると、最大 4 スレッドの MACC 演算をサポートするアキュムレータ チェーンを構成できます。
浮動小数点ユニットの 2 つの出力は、M = A × M0 と P = ±P0 ±P1 です (下図参照)。M と P はいずれも丸めが実行されます。サポートされるモードは、IEEE の最近接偶数方向への丸めのみです。
注記: M0 は、ピンポン入力機能により FPINMODE の制御で入力 B またはポート D からの入力を受信できる内部ノードです。
図 1. 浮動小数点乗算器および加算器 (DSPFP32 モード)
