複雑なデータパスでは、あるリソースに周囲回路のクロック周波数を逓倍したクロックを供給する「マルチパンピング」手法が使用されることがあります。これにより、同じサイクルでレシーバー (この場合は DSP) を複数の用途に共有できます。DSP エンジンは、プログラマブル ロジックに実装したデザインよりも高い周波数で動作できるため、このコンセプトを適用できます。理論上、DSP にはプログラマブル ロジック内の N 個のメモリ インスタンスからデータを入力できます。DSP の動作周波数を fck とすると、各メモリの動作周波数は、これよりも低い fck/N とすることができます。このユース ケースでは、N = 2 です。前回のリリースから設計が変更され、ハンドシェイク メカニズムは使用されなくなりました。ファブリックは DSP に直接接続されます。これら 2 つのユニットに接続されたクロックは、定義済みの位相関係で同期しているものとみなされます。
このユース ケースに関連するリファレンス デザイン ファイルは、デザイン アーカイブ ファイル am004-versal-dsp-engine.zip の CDC_TDM ディレクトリにあります。