セミパラレル FIR フィルター

Versal ACAP DSP エンジン アーキテクチャ マニュアル (AM004)

Document ID
AM004
Release Date
2022-09-11
Revision
1.2.1 日本語

セミパラレル FIR フィルターはフォールデッド ハードウェアとも呼ばれ、利用可能なクロック サイクルを活かして中~高サンプル レートを達成できる一般的なフィルター実装の 1 つです。DSP58 を使用すると、セミパラレルとして最適なフィルター構造を作成でき、リソースと潜在的なクロック サイクルを削減できます。

セミパラレル FIR 構造でカバーされるサンプル レートの範囲および係数の数は、パラレル FIR フィルターとシーケンシャル FIR フィルターの中間となります。この構造は、単一乗算器 MACC FIR フィルターの項で説明したものと類似した、積の総和の一般的な FIR フィルター式を実装します。



セミパラレル FIR フィルターの性能は、達成可能なクロック速度と係数の数 (N) 以外に、乗算器の数 (M) によっても変化します。次式が示すように、使用する乗算器の数を増やすと、より高いフィルター性能を達成できます。



個々のセミパラレル アーキテクチャで使用する乗算器の数は、最大入力サンプル レートの式を次のように変形して求めることができます。



FIR フィルターから各結果が出力される間隔のクロック サイクル数は、次式で求めます。