デバイス リソース

DSP リソースは Versal® ポートフォリオ全体で最適化されており、異なるリソース量のデバイスがスケーラブルに用意されています。アーキテクチャは共通のため、インプリメンテーションの効率、IP インプリメンテーション、デザイン移行が改善されます。Versal ポートフォリオ内での移行では、DSP58 に関するデザイン変更は一切不要です。 UltraScale™ アーキテクチャから Versal アーキテクチャへの移行の場合は、DSP58 は DSP48E2 のスーパーセットであるため、DSP48E2 のインスタンシエーションが DSP58 に変換されます。

DSP スーパー タイルを垂直方向に積み重ねたものが、DSP スーパー カラムです。DSP スーパー タイルの高さは、コンフィギャラブル ロジック ブロック (CLB) 2 個分と同じです。これは 18K ブロック RAM 1 個分、または 288K UltraRAM の半分と同じ高さです。18K ブロック RAM 2 個を垂直方向に積み重ねると、36K ブロック RAM となります (下図参照)。

Versal ACAP (Adaptive Compute Acceleration Platform) の DSP カラムは、1 つのクロック領域に 48 個の DSP58 があります。Versal アーキテクチャでは DSP58 は常に 2 個がペアで存在するため、1 つのクロック領域の 1 つのカラムには 96 個の DSP58 があります。DSP58 は、複数のクロック領域にまたがってデバイスの境界まで、または SSI テクノロジを採用した 3D IC の場合は SLR (Super Logic Region) の境界までカスケード接続できます。1 つのカラムでカスケード接続が可能な DSP の数は、次の Tcl コマンドで確認できます。

expr {[llength [get_sites DSP_X0* -of_objects [get_slrs SLR0]]]}

次の表に、Versal ACAP のカラム内で垂直方向に直接カスケード接続可能な DSP58 の最大数と DSP58 の総数を示します。