ポートの説明

Versal ACAP DSP エンジン アーキテクチャ マニュアル (AM004)

Document ID
AM004
Release Date
2022-09-11
Revision
1.2.1 日本語
表 1. ポートの説明
DSP タイル ピン 方向 バス幅 (DSP58 のデフォルト) DSP58 UNISIM ピン DSPCPLX UNISIM ピン DSPFP32 UNISIM ピン 説明
A 1 入力 34 A[33:0]

A_IM[17:0] 2

A_RE[17:0]

A_SIGN

A_EXP[7:0]

A_MAN[22:0]

A[26:0] は、乗算器の A 入力または前置加算器の A 入力。A[33:0] は、2 段目の加算器/乗算器またはロジック ファンクションへの A:B 連結入力の MSB (最上位ビット)。INT8 モード (ドット積) では、ポート A に 3 つの 9 ビット 2 の補数値を格納するか、符号ビット A[26]、A[17]、および A[8] を 0 に設定して 3 つの符号なし 8 ビット値を格納します。
ACIN 入力 34 ACIN[33:0]

ACIN_IM[17:0]

ACIN_RE[17:0]

ACIN_SIGN

ACIN_EXP[7:0]

ACIN_MAN[22:0]

カスケード接続されている前の DSP58 (A とマルチプレクス) の ACOUT と接続するデータ入力。
ACOUT 出力 34 ACOUT[33:0]

ACOUT_IM[17:0]

ACOUT_RE[17:0]

ACOUT_SIGN

ACOUT_EXP[7:0]

ACOUT_MAN[22:0]

カスケード接続されている次の DSP の ACIN へ接続するデータ出力。
ALUMODE 入力 4 ALUMODE[3:0]

ALUMODE_IM[3:0]

ALUMODE_RE[3:0]

N/A DSP の 2 段目の加算器/減算器/論理ユニットの論理および演算ファンクションを選択します。
B 入力 24 B[23:0]

B_IM[17:0]

B_RE[17:0]

B_SIGN

B_EXP[7:0]

B_MAN[22:0]

乗算器の B 入力または前置加算器の B 入力。B[23:0] は、2 段目の加算器/乗算器またはロジック ファンクションへの A:B 連結入力の LSB (最下位ビット)。INT8 モード (ドット積) では、符号ビット B[23]、B[15]、および B[7] を設定して、ポート B に 3 つの 8 ビット 2 の補数値を格納します。
BCIN 入力 24 BCIN[23:0]

BCIN_IM[17:0]

BCIN_RE[17:0]

BCIN_SIGN

BCIN_EXP[7:0]

BCIN_MAN[22:0]

カスケード接続されている前の DSP (B とマルチプレクス) の BCOUT と接続するデータ入力。
BCOUT 出力 24 BCOUT[23:0]

BCOUT_IM[17:0]

BCOUT_RE[17:0]

BCOUT_SIGN

BCOUT_EXP[7:0]

BCOUT_MAN[22:0]

カスケード接続されている次の DSP58 の BCIN へ接続するデータ出力。
C 入力 58 C[57:0]

C_IM[57:0]

C_RE[57:0]

C[31:0]

2 段目の加算器/減算器、パターン検出器、またはロジック ファンクションへのデータ入力。
CARRYCASCIN 入力 1 CARRYCASCIN

CARRYCASCIN_IM

CARRYCASCIN_RE

N/A カスケード接続されている前の DSP58 の CARRYCASCOUT と接続するキャリー入力。
CARRYCASCOUT 出力 1 CARRYCASCOUT

CARRYCASCOUT_IM

CARRYCASCOUT_RE

N/A カスケード接続されている次の DSP の CARRYCASCIN へ接続するキャリーアウト。この信号は、同じ DSP の CARRYINSEL マルチプレクサー入力へ内部フィードバックされます。
CARRYIN 入力 1 CARRYIN

CARRYIN_IM

CARRYIN_RE

N/A ロジックからのキャリー入力。
CARRYINSEL 入力 3 CARRYINSEL[2:0]

CARRYINSEL_IM[2:0]

CARRYINSEL_RE[2:0]

N/A キャリー ソースを選択します。
CARRYOUT 出力 4 CARRYOUT[3:0]

CARRYOUT_IM

CARRYOUT_RE

FPA_INVALID、FPM_INVALID

アキュムレータ/加算器/論理ユニットの各 12 ビット フィールドからの 4 ビット CARRYOUT 信号。通常の 58 ビット演算には CARRYOUT[3] のみを使用します。4 ビットのキャリーアウト (CARRYOUT[3:0]) をすべて使用できるのは、SIMD モード FOUR12 のみです。DSPFP32 モードの場合:

FPA_INVALID を CARRYOUT[1] にマップ

FPM_INVALID を CARRYOUT[0] にマップ

DSPCPLX モードの場合は、CARRYOUT[3] を CARRYOUT_RE および CARRYOUT_IM として使用します。

CEA1 入力 1 CEA1

CEA1_IM

CEA1_RE

CEA1 1 段目の A (入力) レジスタ用のクロック イネーブル。A1 は、AREG = 2 または INMODE[0] = 1 の場合のみ使用します。INMODE 制御は乗算器の場合のみです。
CEA2 入力 1 CEA2

CEA2_IM

CEA2_RE

CEA2 2 段目の A (入力) レジスタ用のクロック イネーブル。A2 は、AREG = 1 または 2、および INMODE[0] = 0 の場合のみ使用します。INMODE 制御は乗算器の場合のみです。
CEAD 入力 1 CEAD CEAD N/A 前置加算器出力 AD パイプライン レジスタ用のクロック イネーブル。
CEALUMODE 入力 1 CEALUMODE

CEALUMODE_IM

CEALUMODE_RE

CEFPA ALUMODE (制御入力) レジスタ用のクロック イネーブル。DSPFP32 では、FPA 出力レジスタ用のクロック イネーブルです。
CEB1 入力 1 CEB1

CEB1_IM

CEB1_RE

CEB 1 段目の B (入力) レジスタ用のクロック イネーブル。B1 は、BREG = 2 または INMODE[4] = 1 の場合のみ使用します。DSPFP32 では B 入力が 1 つしかないため、CEB1 の名前は CEB に変更されます。INMODE 制御は乗算器の場合のみです。
CEB2 入力 1 CEB2

CEB2_IM

CEB2_RE

N/A 2 段目の B (入力) レジスタ用のクロック イネーブル。B2 は、BREG = 1 または 2、および INMODE[4] = 0 の場合のみ使用します。DSPFP32 では B 入力が 1 つしかないため、CEB2 ピンはありません。INMODE 制御は乗算器の場合のみです。
CEC 入力 1 CEC

CEC_IM

CEC_RE

CEC C (入力) レジスタ用のクロック イネーブル。DSPFP32 では、FPCREG 属性で設定したすべての C レジスタ段が CEC によって有効になります。
CECARRYIN 入力 1 CECARRYIN

CECARRYIN_IM

CECARRYIN_RE

N/A CARRYIN (ロジックからの入力) レジスタ用のクロック イネーブル。
CECTRL 入力 1 CECTRL

CECTRL_IM

CECTRL_RE

CEFPOPMODE OPMODE および CARRYINSEL (制御入力) レジスタ用のクロック イネーブル。
CED 入力 1 CED N/A CED D (入力) レジスタ用のクロック イネーブル。
CEINMODE 入力 1 CEINMODE

CECONJUGATE_A

CECONJUGATE_B

CEFPINMODE INMODE 制御入力レジスタ用のクロック イネーブル。DSP58 モードでは NEGATE 制御入力レジスタ、DSPCPLX モードでは CONJUGATE_A/B 入力レジスタのクロック イネーブルとしても使用します。
CEM 入力 1 CEM

CEM_IM

CEM_RE

CEFPMPIPE 乗算後の M (パイプライン) レジスタおよび内部乗算 CARRYIN レジスタ用のクロック イネーブル (DSP58、DSPCPLX のみ)。
CEP 入力 1 CEP

CEP_IM

CEP_RE

CEFPM P 出力レジスタ (DSP58/DSPCPLX の場合) または FPM 出力レジスタ (DSPFP32 の場合) 用のクロック イネーブル。
CLK 入力 1 CLK CLK CLK DSP58 入力クロック (すべての内部レジスタおよびフリップフロップで共通)。
D 入力 27 D[26:0] N/A

D_SIGN

D_EXP[7:0]

D_MAN[22:0]

前置加算器への 27 ビット入力。前置加算器は、属性 PREADDINSEL に応じて D ± A または D ± B を実装します。INMODE[3] 信号によって、前置加算器が加算または減算のどちらを実行するかが決まります。DSPFP32 では、このポートは浮動小数点乗算器 (binary16 または binary32) への代替入力、またはスタンドアロン バイナリ 32 加算器への binary32 入力です。
INMODE 入力 5 INMODE[4:0]

CONJUGATE_A

CONJUGATE_B

FPINMODE 前置加算器、A、B、D 各入力、および入力レジスタの機能を選択する 5 つの制御ビット。未使用の場合は GND に固定します。DSPCPLX では、INMODE[3] のみを使用し、CONJUGATE にマップします。DSPFP32 では、INMODE[4] が FPINMODE にマップされ、FP 乗算器への入力を B および D 入力ポートから選択する入力 MUX を制御します。
MULTSIGNIN 入力 1 MULTISIGNIN

MULTISIGNIN_IM

MULTISIGNIN_RE

N/A MACC 拡張用に前の DSP48E2 スライスから渡される信号。
MULTSIGNOUT 出力 1 MULTISIGNOUT

MULTISIGNOUT_IM

MULTISIGNOUT_RE

N/A MACC 拡張用に、カスケード接続されている次の DSP に渡す信号。
NEGATE 入力 3 NEGATE[2:0] N/A N/A 乗算器入力をネゲートするかどうかを選択します。DSPCPLX では、INMODE[3] に接続された CONJUGATE 入力を使用します。DSP58 の INT24 モードでは、NEGATE[0] のみを使用します。INT8 モードでは、NEGATE のすべてのビットを使用します。
OPMODE 入力 9 OPMODE[8:0]

OPMODE_IM[8:0]

OPMODE_RE[8:0]

FPOPMODE[6:0] W、X、Y、および Z マルチプレクサーへの入力を制御します (DSP58 および DSPCPLX UNISIM のみ)。DSPFP32 では、下位 7 ビットで浮動小数点加算器への P0 および P1 入力を制御します。
OVERFLOW 出力 1 OVERFLOW

OVERFLOW_IM

OVERFLOW_RE

FPA_OVERFLOW 適切に設定したパターン検出器を使用した場合、オーバーフローを示す出力。DSPFP32 では、浮動小数点加算器のオーバーフローを示します。
P 出力 58 P[57:0]

P_IM[57:0]

P_RE[57:0]

{FPM_OUT [25:0] FPA_OUT[31:0]} 2 段目の加算器/減算器またはロジックからのデータ出力。DSPFP32 では、ビット [57:32] は浮動小数点乗算器 (FPM) にマップされ、ビット [31:0] は浮動小数点加算器 (FPA) の出力にマップされます。
PATTERNBDETECT 出力 1 PATTERNBDETECT

PATTERNBDETECT_IM

PATTERNBDETECT_RE

N/A P[57:0] とパターンの補数の一致を示す出力。
PATTERNDETECT 出力 1 PATTERNDETECT

PATTERNDETECT_IM

PATTERNDETECT_RE

N/A P[57:0] とパターンの一致を示す出力。
PCIN 入力 58 PCIN[57:0]

PCIN_IM[57:0]

PCIN_RE[57:0]

PCIN[31:0] カスケード接続されている前の DSP58 の PCOUT からのデータ入力。浮動小数点モードでは下位 32 ビットのみを使用し、上位 26 ビットは 0 に設定されます。
PCOUT 出力 58 PCOUT[57:0]

PCOUT_IM[57:0]

PCOUT_RE[57:0]

PCOUT[31:0] カスケード接続されている次の DSP58 の PCIN へのデータ出力。DSPFP32 では、下位 32 ビットのみを使用します。
RSTA 入力 1 RSTA

RSTA_IM

RSTA_RE

RSTA 両方の A (入力) レジスタ用のリセット。
RSTALLCARRYIN 入力 1 RSTALLCARRYIN

RSTALLCARRYIN_IM

RSTALLCARRYIN_RE

N/A すべての固定小数点モードで、キャリー (内部乗算丸め) および CARRYIN レジスタ用のリセット。
RSTALUMODE 入力 1 RSTALUMODE

RSTALUMODE_IM

RSTALUMODE_RE

RSTFPA ALUMODE (制御入力) レジスタ用のリセット。DSPFP32 では、FPA 出力レジスタのリセットとして動作します。
RSTB 入力 1 RSTB

RSTB_IM

RSTB_RE

RSTB 両方の B (入力) レジスタ用のリセット。
RSTC 入力 1 RSTC

RSTC_IM

RSTC_RE

RSTC C (入力) レジスタ用のリセット。
RSTCTRL 入力 1 RSTCTRL

RSTCTRL_IM

RSTCTRL_RE

RSTFPOPMODE OPMODE および CARRYINSEL (制御入力) レジスタ用のリセット。
RSTD 入力 1 RSTD N/A RSTD D (入力) レジスタ用のリセット。
RSTAD 入力 1 N/A RSTAD N/A 前置加算器 (出力) AD パイプライン レジスタ用のリセット。
RSTINMODE 入力 1 RSTINMODE

RSTINMODE_IM

RSTINMODE_RE

RSTFPINMODE INMODE (制御入力) レジスタ用のリセット。
RSTM 入力 1 RSTM

RSTM_IM

RSTM_RE

RSTFPMPIPE M (パイプライン) レジスタ用のリセット。
RSTP 入力 1 RSTP

RSTP_IM

RSTP_RE

RSTFPM P 出力レジスタ (DSP58/DSPCPLX)、または FPM 出力レジスタ用のリセット。
ASYNC_RST 入力 1 ASYNC_RST ASYNC_RST ASYNC_RST すべてのレジスタ用の非同期リセット。入力が有効なのは、属性 RESET_MODE = ASYNC の場合のみです。
UNDERFLOW 出力 1 UNDERFLOW

UNDERFLOW_IM

UNDERFLOW_RE

FPA_UNDERFLOW 適切に設定したパターン検出器を使用した場合に、アンダーフローを示す出力。DSPFP32 では、浮動小数点加算器のアンダーフローを示します。
XOROUT 出力 8 XOROUT[7:0]

XOROUT_IM[7:0]

XOROUT_RE[7:0]

{FPM_UNDERFLOW FPM_OVERFLOW, FPM_OUT [31:26]} ワイド XOR ファンクションからのデータ出力。DSPFP32 の場合: XOROUT[5:0] は FPMOUT[31:26] にマップされ、XOROUT[6] は FP 乗算器のオーバーフロー ステータス ポートにマップされ、XOROUT[7] は FP 乗算器のアンダーフロー ステータス ポートにマップされます。
  1. ハードウェア ポート名は信号の一般名です。各モードの具体的なピン名 (バス幅を含む) は、DSP58、DSPCPLX、および DSPFP32 の各列に記載しています。
  2. DSPCPLX では、2 つの DSP からのポートは別々のものとして区別されます。表記規則は <ポート名>_IM (虚数部) と <ポート名>_RE (実数部) です。ただし例外として、CONJUGATE ポートは CONJUGATE_A、CONJUGATE_B として区別されます。