- 4 x 4 乗算器のような小規模な乗算器と、ビット幅が小さい加算器およびカウンターの実装には、CLB ロジックの LUT およびキャリー チェーンを使用してください。小規模な加算器やカウンターを数多く含むデザインは、SIMD モードを使用して DSP58 に演算を実装します。SIMD モードのファンクションでは、DSP58 内に入力レジスタも含むことで、インターコネクト ロジックを使用する場合と比べて 1/2 のエリアおよび電力の削減になります。
- 少ビット幅ファンクションを実装する場合は、常に入力オペランドに符号を拡張します。プログラマブル ロジック (PL) の消費電力を低く抑える場合は、オペランド命令に MSB を使用し、LSB はすべてグランド (GND) にします。
- 複数の DSP58 をカスケード接続する場合は、それぞれの信号パスのパイプラインを同じ段数にする必要があります。
- CARRYIN 入力を使用して、1 ずつカウントアップするカウンターを DSP58 に実装します。N ずつカウントまたは可変のカウンターの場合は、C または A:B 入力を使用できます。
- DSP58 カウンターを使用して、最大限の速度で動作する制御ロジックを実装できます。
- CLB 内の SRL16/SRL32 およびブロック RAM は、フィルター係数の格納場所として使用するか、DSP58 との組み合わせでレジスタ ファイルまたはメモリ エレメントとして使用してください。入力ビットのピッチは、CLB およびブロック RAM のビット ピッチと一致させる必要があります。
- DSP デザインの制御ロジックを駆動する高速有限ステート マシンとして、ブロック RAM を使用することも可能です。
- DSP58 は、 MicroBlaze™ や PicoBlaze™ などのプロセッサと組み合わせて、プロセッサ ファンクションのハードウェア アクセラレーションに利用できます。
- DSP58 の入力へ接続する前に、SRL16 やブロック RAM の出力にパイプライン レジスタを使用してください。これにより、DSP58 へ送信される入力オペランドのパフォーマンスが向上します。
- DSP58 内の SRL16 の出力に付いているレジスタにはリセット ピンおよびクロック イネーブル ピンがあります。SRL をリセットするには、16 サイクル間 SRL16 へ 0 を入力して、その間、出力レジスタのリセット信号を High に保持します。特に、SRL16 を使用して入力データを格納するようなフィルターの実装には、この機能が有効です。