加算器/減算器または論理ユニット

Versal ACAP DSP エンジン アーキテクチャ マニュアル (AM004)

Document ID
AM004
Release Date
2022-09-11
Revision
1.2.1 日本語

加算器/減算器または論理ユニットの出力は、制御入力とデータ入力で決定されます (図 1 参照)。OPMODE および CARRYINSEL 信号で、加算器/減算器のデータ入力が選択されます。ALUMODE 信号で、加算器/減算器に実装されているファンクションが選択されます。このように、エンベデッド加算器/減算器/論理ユニットの機能は、OPMODE、ALUMODE、および CARRYSEL 信号で判断されます。論理ユニットを使用する場合、乗算器は使用できません。OPMODEREG と CARRYINSELREG の値は同一である必要があります。

入力マルチプレクサーも同様に、OPMODE ビットによってファンクションの一部が選択されます。表中のシンボル「±」は加算または減算を意味し、これは ALUMODE 制御信号のステートによって決定されます。シンボル「:」は連結を意味し、X、Y マルチプレクサーの出力と CIN の値は常に合算されます。詳細は、ALUMODE 入力 を参照してください。