標準的な直接型 FIR フィルターの場合、一連の入力サンプルは、DSP58 内の乗算器の一方の入力に渡されます。乗算器のもう一方の入力には、係数が渡されます。複数の乗算器からの出力を結合するために、加算器ツリーが使用されます (下図参照)。
図 1. 従来型の FIR フィルターの加算器ツリー
従来の手法では、プログラマブル ロジック (PL) 内の加算器がパフォーマンスのボトルネックとなることがよくあります。必要な加算器数および配線数は、フィルター サイズによって異なります。加算器ツリーの深さは、フィルターのタップ数の log2 となります。また、上図に示す加算器ツリーの構造は、コスト、ロジック リソース、および消費電力を増加させる可能性もあります。