基本ファンクションと複素加算器

Versal ACAP DSP エンジン アーキテクチャ マニュアル (AM004)

Document ID
AM004
Release Date
2022-09-11
Revision
1.2.1 日本語

複素演算ユニットは、2 つの連続した DSP58 を使用して構成します。これら 2 つの DSP58 で次の計算を実行します。

この式で、Ã と B̃ は 18 ビット複素数 2 の補数 (18 ビット実数と 18 ビット虚数)、W̃、Z̃、および P̃ は複素数 2 の補数 58 ビット固定小数点数、C̃in は 1 ビットの複素数キャリー入力です。

右側の DSP58 は次の計算を実行します (CONJUGATE_A = CONJUGATE_B = 0 の場合)。

これと同時に、左側の DSP58 は次の計算を実行します。

次の図に示すように、右側の DSP58 は実数結果 PRE を計算し、左側の DSP58 は虚数結果 PIM を計算します。

図 1. 複素演算ユニットの右側の DSP58 で結果の実数部を生成
図 2. 複素演算ユニットの左側の DSP58 で結果の虚数部を生成