旧世代との違い

DSP58 はザイリンクスの第 6 世代目となる ザイリンクス DSP です。 UltraScale™ アーキテクチャの DSP48E2 とは完全な下位互換性があります。DSP58 は DSP48E2 のスーパーセットです。また、 Versal® アーキテクチャの DSP は浮動小数点演算をサポートし、2 つの連続する DSP58 を 1 つに組み合わせたタイル ベース 18 ビット複素乗算器と接続するためのロジックをサポートしています。

DSP58 の INT8 ベクター ドット積モード

• INT8 乗算器モードを使用してドット積ユニットを実装すると、乗算器を 3 つの小さな乗算器に分割し、それぞれの積を合計して後置加算器へ送信できます。分割した乗算器の各出力はネゲートできます。

DSP58

• 27 x 24 乗算器:
  • B オペランドを 18 ビットから 24 ビットに拡張。
• 58 ビットの論理ユニット:
  • C オペランドを 48 ビットから 58 ビットに拡張。
• 116 ビット幅の XOR ファンクション (96 ビットから拡張):
  • XOR12、XOR22 (新機能)、XOR24、XOR34 (新機能)、XOR58 (新機能)、および XOR116 (新機能) に設定可能なワイド XOR。
    注記: UltraScale アーキテクチャからの移行の場合、XOR48 と XOR96 がサポートされます。
• A 入力は 34 ビット バスです。下位 27 ビットは乗算器の A 入力へ送信され、全 34 ビット入力で 58 ビット A:B 連結内部バスの上位 34 ビットを形成します。
• ビルトイン右シフトが 23 ビット幅となりました。
  注記: UltraScale アーキテクチャからの移行の場合、17 ビット右シフトがサポートされます。
• 乗算器出力 (X および Y) の符号を NEGATE ピンで変更できます。

DSPFP32 モード

• 単精度浮動小数点乗算器および加算器により、浮動小数点の積と和を生成します。
  • 乗算器:
    • 入力は FP32 または FP16 のいずれかで、出力は常に FP32 です。
  • 加算器:
    • 入力と出力はいずれも FP32 のみです。

DSPCPLX モード

• 同じタイルにある 2 つの連続する DSP58 を組み合わせて、18 × 18 複素 MACC を実装できます。