間引き

Versal ACAP DSP エンジン アーキテクチャ マニュアル (AM004)

Document ID
AM004
Release Date
2022-09-11
Revision
1.2.1 日本語

間引きとは、信号を表現するサンプルの数を減らす処理をいいます。間引きは、4:4:4/4:2:2 変換や SDTV/HDTV 変換などのアプリケーションで使用されます。次の図に、4 つのパラレル フィルターを使用して実装した 16 タップの 4:1 デシメーターを示します。位相は DSP58 の数に関係し、係数の数はメモリ深さ (RAM を使用した場合) またはレジスタの数 (SRL16 を使用した場合) に関係します。間引きを実行すると、4 つの入力サンプルに対して 1 つの出力サンプルが得られます。

図 1. 16 タップ 1:4 デシメーター

16 タップ フィルターの場合、出力サンプル (y) は 16 個の入力サンプル (x) と 16 個の係数 (h) を乗算した結果の加重平均です (次式参照)。

y[n] = (h0 × xn) + (h1 × xn – 1) + (h2 × xn – 2) + (h3 × xn – 3) + (h4 × xn – 4) + (h5 × xn – 5) + (h6 × xn – 6) + (h7 × xn – 7) + (h8 × xn – 8) + (h9 × xn – 9) + (h10 × xn – 10) + (h11 × xn – 11) + (h12 × xn – 12) + (h13 × xn – 13) + (h14 × xn – 14) + (h15 × xn – 15)

各 DSP58 への入力信号は、前段の DSP58 から (M + 1) クロックだけ遅れます。この遅延を確保するためにシフト レジスタを使用します。最初のレイテンシは、次式で求められます。



16 タップ フィルター出力は 4 番目の DSP58 で得られます。正しく動作させるには、OPMODE を動的に変更する必要があります。

このユース ケースに関連するリファレンス デザイン ファイルは、デザイン アーカイブ ファイル am004-versal-dsp-engine.zipmultirate_FIR/polyphase_decimating_FIR ディレクトリにあります。