CLB リソース

Versal ACAP コンフィギャラブル ロジック ブロック アーキテクチャ マニュアル (AM005)

Document ID
AM005
Release Date
2023-02-28
Revision
1.2 日本語

各コンフィギャラブル ロジック ブロック (CLB) には 4 個のスライスが含まれ、合計で 32 個の 6 入力ルックアップ テーブル (LUT) と 64 個のスライス ストレージ エレメントで構成されます。CLB 内の LUT は 8 個ずつのグループに分けられます。旧世代とは異なり、CLB のタイプは 1 つしかありません。4 個の SLICEM LUT からなるグループをサポートしています。1 個の SLICEM に、4 個のロジック LUT と、4 個の LUTRAM または 4 個の SRL を配置できます。各 CLB には、ちょうど 50% の LUTRAM/SRL 対応 LUT が含まれます。8 個の LUT からなる各グループの隣りにはキャリー ブロックがあり、LUT と組み合わせて使用すると各種の算術演算を実装できます。キャリー ブロックの隣りには、マルチプレクサーとスライス フリップフロップが位置します。これにより、LUT とキャリー ロジックの出力は、インターコネクト ブロックと直接 (またはプログラマブル フリップフロップを介して) インターフェイスできます。

CLB はカラム状に配列されています。CLB の中央に配置されるローカル インターコネクト接続とスーパー ロング ライン (SLL) 接続は、追加の CLB インターフェイスを提供します。インターコネクト ブロックは、各 CLB カラムの左側と右側に位置します。CLB の左半分と右半分は同じです。したがって、このアーキテクチャ マニュアルの大部分は、CLB の片側半分について説明しています。