SRL シフト レジスタ プリミティブ

Versal ACAP コンフィギャラブル ロジック ブロック アーキテクチャ マニュアル (AM005)

Document ID
AM005
Release Date
2023-02-28
Revision
1.2 日本語

この SRL シフト レジスタ プリミティブの例は、32 ビット シフト レジスタ (SRLC32E) です。

図 1. SRL シフト レジスタ プリミティブ

属性

表 1. 属性の名称、説明、設定可能な値
属性 説明
INIT 論理式を指定します。 64 ビット値 (hex)
IS_CLK_INVERTED クロック ピン (CLK) 上でオプションの反転を使用するかどうかを指定します。 1'b0 または 1'b1

ポートの説明

表 2. ポートの名称、型、説明
ポート タイプ 説明
A<4:0> 入力 このアドレス入力は、読み出されるビットを選択します。
CE 入力 アクティブ High のクロック イネーブル。
CLK 入力 クロック
D 入力 SRL データ入力。
Q 出力 アドレス入力によって選択される SRL データ出力。
Q31 出力 SRL データ出力。32 ビット シフト レジスタの最後のビット値が送信されます。