制御信号

Versal ACAP コンフィギャラブル ロジック ブロック アーキテクチャ マニュアル (AM005)

Document ID
AM005
Release Date
2023-02-28
Revision
1.2 日本語

次の図に示すように、各 CLB に 4 つのクロック、4 つの SR、16 個の CE があります。

図 1. 制御信号

Q1 および Q2 フリップフロップは同じクロック イネーブルを使用します。これは旧アーキテクチャとは異なります。旧アーキテクチャではクロック イネーブルは Q1 と Q2 のフリップフロップの間にインターリーブされていました。クロックと SR の粒度は 8 ビット LUT です。つまり、同じキャリー チェーンに関連付けられる 8 つの LUT は共通のクロックと SR を共有します。SRL は、その LUT に関連付けられるフリップフロップと同じクロックを使用します。

SRL は、LUTRAM に使用されるのと同じ書き込みイネーブル信号 (WE) を使用します。これはスライス レベルの粒度のイネーブル信号です。SR 信号はオプションによりスライスごとに無視できます。

CE にはゲーティング機能がありません。その理由は、CE の粒度は既に 4 つのフロップ ベースであり、フリップフロップの CE ピンに信号を供給するインターコネクト制御マルチプレクサー内で定数 1 を対価なく提供できるからです。

LUTRAM モードでは、スライス (8 個の LUT) ごとに別々の書き込みイネーブルが提供されます。1 つは CLB の半分用で、もう 1 つは CLB の残りの半分用です。この書き込みイネーブルは、フロップ用の書き込みイネーブルとは別です。LUTRAM 書き込みクロックは、同じスライス内のフロップを駆動するクロックと同じです。LUTRAM を使用して非同期 FIFO を構築することは可能ですが、異なる読み出しおよび書き込みクロックを使用するには出力は異なるスライスでレジスタを介する必要があります。

LUTRAM と SRL は常に CLB フリップフロップと同じクロックを使用します。その結果、CLB フリップフロップは、LUTRAM または SRL を使用する同じスライス内でラッチ モードにはできません。CLE IMUX レジスタとフリップフロップも、スライス内で同じクロックを共有します。したがって、CLE フリップフロップのラッチ モードには、IMUX レジスタの使用 (ホールド修正およびパイプライン モード) との互換性がありません。