アナログ入力の説明

Versal アダプティブ SoC システム モニター アーキテクチャ マニュアル (AM006)

Document ID
AM006
Release Date
2023-12-13
Revision
1.4 日本語

Versal アーキテクチャの SYSMON アナログ入力チャネルは、変換対象のアナログ入力信号を取得するためのサンプリング スイッチとサンプリング キャパシタで構成されます。ADC の信号取得段階では、サンプリング スイッチは閉じられ、サンプリング キャパシタはアナログ入力の電圧までチャージされます。サンプリングされた信号は、取得段階時間 (1.6μs) で安定する必要があります。外部マルチプレクサーを使用する場合は、セトリング時間のサンプリング周期 (3.4μs) が取得段階時間に追加されます。ADC は 10 ビット分解能であるため、マージンを確保するには、取得段階で 12 ビットの入力信号のセトリング時間を目標にします。十分なセトリング時間を確保するために、専用入力と補助入力に 5kΩ の最大合計ソース インピーダンスを使用する必要があります。アンチエイリアス フィルターを使用する場合は、フィルターのインピーダンスがソース インピーダンスに追加されるため、最大値の合計が制限内に収まるよう注意が必要です。

アンチエイリアス フィルターや抵抗分割回路などの追加の外部抵抗があると、最初の式における RMUX 値が増加するため必要な取得時間が長くなります。アンチエイリアス フィルターを使用すると入力信号に追加の負荷がかけられるため、12 ビットのセトリング時間を実現するために最大ソース インピーダンスが 700Ω にまで抑えられます。

ADC 入力の駆動に関する詳細および設計上の注意点については、 『XADC (Xilinx Analog-to-Digital Converter) の駆動』 (XAPP795) を参照してください。