CASDINA
Versal ACAP メモリ リソース アーキテクチャ マニュアル (AM007)
Document ID
AM007
Release Date
2020-11-24
Revision
1.1 日本語
下段のブロック RAM からポート A へのカスケード データ入力です。
関連概念
カスケード接続可能なブロック RAM