OREG パイプライン ステージのレジスタ イネーブル – OREG_CE_A、OREG_CE_B

Versal ACAP メモリ リソース アーキテクチャ マニュアル (AM007)

Document ID
AM007
Release Date
2020-11-24
Revision
1.1 日本語

このレジスタ イネーブル ピンは、最初のオプション出力レジスタを制御します。OREG_A/B 属性を使用してこのレジスタを有効にし、対応する CE 入力が High になると、読み出しデータがクロックの立ち上がりエッジでこのレジスタに格納されます。CE 入力の極性は設定可能ではありません (アクティブ High)。