RAMB18/36 の未使用の入力

Versal ACAP メモリ リソース アーキテクチャ マニュアル (AM007)

Document ID
AM007
Release Date
2020-11-24
Revision
1.1 日本語

ブロック RAM が正常に機能するには、未使用の入力ピンには特定の定義済み定数入力値が必要です。未接続のままにした場合 (Verilog)、Vivado ツールは自動的にこれらのピンを適切な定数値に接続します。ただし、デザインで入力が定数に接続される場合は (VHDL)、次の表に示す値が必要です。

次に、未使用の入力を示します。

表 1. RAMB18/36 の未使用の入力
RAMB18/36 定数 注釈
CLKARDCLK 0  
CLKBRDCLK 0  
CLKAWRCLK 0  
CLKBWRCLK 0  
ENARDEN 0  
ENBWREN 0  
REGCEAREGCE 1 消費電力を削減するため、DOA_REG = 0 の場合は 0 に設定することを推奨します。
REGCEB 1 消費電力を削減するため、DOB_REG = 0 の場合は 0 に設定することを推奨します。
REGCLKARDRCLK 0  
REGCLKB 0  
RSTREGARSTREG 0  
RSTREGB 0  
RSTRAMARSTRAM 0  
RSTRAMB 0  
RSTRAMARSTRAM 0  
RSTRAMB 0  
SLEEP 0  
WEA<3:0> 1 TDP: ポート A を書き込みに使用しない場合 (WRITE_WIDTH_A = 0)、WEA<0> を 0 に接続する必要があります。
WEBWE<8:0> 1 TDP: ポート B を書き込みに使用しない場合 (WRITE_WIDTH_B = 0)、WEB<0> を 0 に接続する必要があります。
CASDOMUXA 0  
CASDOMUXB 0  
CASOREGIMUXA 0  
CASOREGIMUXB 0  
CASDOMUXEN_A 1  
CASDOMUXEN_B 1  
CASOREGIMUXEN_A 1  
CASOREGIMUXEN_B 1  
INJECTSBITERR 0  
INJECTDBITERR 0