RAMB18E5 および RAMB36E5 のポート マッピング設計規則

Versal ACAP メモリ リソース アーキテクチャ マニュアル (AM007)

Document ID
AM007
Release Date
2020-11-24
Revision
1.1 日本語

ブロック RAM は、さまざまなポート幅とサイズに構成できます。構成によっては、一部のデータ ピンとアドレス ピンが未使用となります。表 1表 4 に、各構成で使用するピンを示しています。これらの表の情報とあわせ、次の規則にも基づく RAMB のポート接続を決定してください。

  • RAMB36E5 を使用していて、DIN[A|B] ピンの幅が 32 ビット未満の場合、(32 - DIN_BIT_WIDTH) の数のロジック 0 を DIN[A|B] の上位ビットに連結します。
  • DINP[A|B] ピンの幅が 4 ビット未満の場合、(4 – DINP_BIT_WIDTH) の数のロジック 0 を DINP[A|B] の上位ビットに連結します。DINP[A|B] を使用していない場合は、未接続のままにできます。
  • DOUT[A|B] ピンの幅は 32 ビットの必要があります。ただし、(DOUT_BIT_WIDTH – 1) から 0 までのピンでのみデータが有効です。
  • DOUTP[A|B] ピンの幅は 4 ビットの必要があります。ただし、(DOUTP_BIT_WIDTH – 1) から 0 までのピンでのみデータが有効です。DOUTP[A|B] を使用していない場合は、未接続のままにできます。
  • RAMB18E5 では ADDR[A/B] は 11 ビット幅で、RAMB32E5 では ADDR[A/B] は 12 ビット幅です。アドレス幅は、表 1 に記載されています。