UltraRAM ブロックは、デバイスの 1 つまたは複数のカラムに配列される、288Kb、シングル クロックの同期メモリ ブロックです。通常、各クロック領域の 1 カラムに 24 個の UltraRAM ブロックがあります。専用のカスケード配線を使用して、複数の UltraRAM ブロックをカラム内でカスケード接続できます。この接続には、デバイスの高さと、スタックド シリコン インターコネクト (SSI) デバイスの SLR (Super Logic Region) 以外に制限はありません。さらに、少量のロジック リソースを使用するだけで、複数のカラムをカスケード接続できます。UltraRAM ブロックを適切にパイプライン処理すれば、UltraRAM ブロックをカスケード接続することによるタイミングのペナルティは生じません。
UltraRAM は、柔軟性に優れた高集積度のメモリ構築ブロックです。各 UltraRAM ブロックは最大 288Kb のデータを格納する、4Kx72 メモリ ブロックとして構成できます。UltraRAM の容量はブロック RAM の 8 倍です。ブロック RAM と同様、デバイスには複数の UltraRAM カラムが分散して配置されています。UltraRAM は 2 ポートで、両ポートが 4Kx72 ビットすべてをアドレス指定します。各ポートは、独立して 1 クロック サイクルで 1 回の読み出しまたは 1 回の書き込みを実行できます。ただし、内部では SRAM アレイはシングル ポート メモリ セルを使用します。デュアル ポート動作は、1 サイクルでポート A の動作に続いてポート B の動作を実行することによって実現しています。つまり、シングル クロック入力は両方のポートに共通です。各ポートは、1 サイクルで書き込みまたは読み出しを 1 回だけ実行できます。書き込みを実行する場合、読み出し出力は変更されず、以前の値を保持します。
288Kb ブロックをカスケード接続することで、よりビット数の多いメモリを簡単に実装できます。カスケード接続に関連する配線の大部分は、UltraRAM カラム内にあります。したがって、汎用インターコネクトはほとんど、またはまったく必要ありません。また、UltraRAM ブロックを適切にパイプライン処理すれば、配線によるタイミングのペナルティは生じません。
UltraRAM は、2 つのポート インターフェイスそれぞれにつき最大 4 つのパイプライン ステージを含みます。独立型の非カスケード モードでは、UltraRAM を 1 ～ 4 クロック サイクルのレイテンシで構成できます。ただし通常は、必要なレイテンシはターゲット周波数によりますが、1 ～ 3 サイクルです。カスケード モードのレイテンシは、UltraRAM チェーンのサイズ、ターゲット周波数やその他の制約条件によって決まります。同様に、Clock-to-Out は、選択した出力レジスタによって異なります。特定のデザイン インプリメンテーションに適したパフォーマンスと Clock-to-Out タイミングを判断するには、 Vivado® ツールを使用します。