ブロック RAM と UltraRAM 以外に、Versal ACAP は、プログラマブル ロジック全体に分散される小型 64 ビット RAM、プロセッシング システム内の専用 RAM、および外部 DDR メモリへのアクセス用の統合メモリ コントローラーを備えています。これらの追加メモリ リソースの詳細は、次の文書に記載されています。
- プログラマブル ロジック内の小型 (64 ビット) 分散 RAM については、 『Versal ACAP コンフィギャラブル ロジック ブロック アーキテクチャ マニュアル』 (AM005: 英語版、日本語版) を参照してください。
- プロセッシング システムのオンチップ メモリ (OCM)、密結合メモリ (TCM)、アクセラレータ RAM (XRAM)、および外部不揮発性メモリへのコントローラー インターフェイスについては、 『Versal ACAP テクニカル リファレンス マニュアル』 (AM011) を参照してください。OCM と XRAM には、プログラマブル ロジックから AXI インターフェイスを介してアクセスできます。
- 外部 DDR メモリへの統合メモリ コントローラー インターフェイスについては、 『Versal ACAP Programmable Network on Chip および Integrated Memory Controller LogiCORE IP 製品ガイド』 (PG313) を参照してください。
各 Versal ACAP で利用可能なブロック RAM、UltraRAM、および追加メモリ リソースとそれらの数量については、 『Versal アーキテクチャおよび製品データシート: 概要』 (DS950: 英語版、日本語版) を参照してください。