この属性は、ブロック RAM の A/B 出力におけるオプションのパイプライン レジスタの有効/無効を切り替え、Clock-to-Out タイミングを改善します。出力レジスタを有効にすると、読み出しレイテンシが 1 サイクル分増加します。出力レジスタを無効にすると、同じクロック サイクルでブロック RAM のデータを読み出すことができますが、Clock-to-Out は遅くなります。指定可能な値は 0 (デフォルト) か 1 です。
この属性は、ブロック RAM の A/B 出力におけるオプションのパイプライン レジスタの有効/無効を切り替え、Clock-to-Out タイミングを改善します。出力レジスタを有効にすると、読み出しレイテンシが 1 サイクル分増加します。出力レジスタを無効にすると、同じクロック サイクルでブロック RAM のデータを読み出すことができますが、Clock-to-Out は遅くなります。指定可能な値は 0 (デフォルト) か 1 です。