カスケード データ/制御/アドレス入力および出力のパイプライン レジスタ (IREG_CAS および OREG_CAS) を有効にするかどうかを指定します。これらのパイプライン ステージは、UltraRAM の最大周波数を決める重要な役割を果たします。カスケード モードでは、最大周波数の要件に応じて、これらのレジスタをブロックごとに使用するか、または数ブロックおきに使用する必要があります。CASCADE_ORDER 属性が MIDDLE または LAST に設定されている場合を除いて IREG_PRE と REG_CAS は排他的にしか設定できませんが、IREG_PRE レジスタはカスケード モードでエラー挿入の入力 INJECT_S/DBITERR に使用できます。その他すべての入力には REG_CAS を使用する必要があります。図 1 を参照してください。