- CASCADE_ORDER_A/B は、UltraRAM ブロックの制御およびデータのカスケード接続順を指定します。
- NONE (デフォルト) - UltraRAM はカスケード モードではありません。
- FIRST - UltraRAM はカスケード チェーンの各カラムのチェーンの最初のインスタンスです。
- MIDDLE - UltraRAM はカスケード チェーンの中間のインスタンスです。
- LAST - UltraRAM はカスケード チェーンの各カラムのチェーンの最後のインスタンスです。
カスケード接続順の属性の正しい組み合わせは、表 1 を参照してください。
- SELF_MASK_A/B[25:15] は、カスケード チェーン内の UltraRAM ブロックの数、つまり使用される ADDR_A/B[22:12] ビットを指定します。
-
11'h7ff
(デフォルト) - カスケード モードではありません。ADDR_A/B[25:15] 入力がマスクされます。 -
11'h7fe
- 2 個の UltraRAM がカスケード接続されています。ADDR_A/B[25:16] 入力がマスクされます。 -
11'h7fc
- 3 ~ 4 個の UltraRAM がカスケード接続されています。ADDR_A/B[25:17] 入力がマスクされます。 -
11'h7f8
- 5 ~ 8 個の UltraRAM がカスケード接続されています。ADDR_A/B[25:18] 入力がマスクされます。 -
11'h7f0
- 9 ~ 16 個の UltraRAM がカスケード接続されています。ADDR_A/B[25:19] 入力がマスクされます。 -
11'h7e0
- 17 ~ 32 個の UltraRAM がカスケード接続されています。ADDR_A/B[25:20] 入力がマスクされます。 -
11'h7c0
- 31 ~ 64 個の UltraRAM がカスケード接続されています。ADDR_A/B[25:21] 入力がマスクされます。 -
11'h780
- 65 ~ 128 個の UltraRAM がカスケード接続されています。ADDR_A/B[25:22] 入力がマスクされます。 -
11'h700
- 129 ~ 256 個の UltraRAM がカスケード接続されています。ADDR_A/B[25:23] 入力がマスクされます。 -
11'h600
- 257 ~ 512 個の UltraRAM がカスケード接続されています。ADDR_A/B[25:24] 入力がマスクされます。 -
11'h400
- 513 ~ 1024 個の UltraRAM がカスケード接続されています。ADDR_A/B[25] 入力がマスクされます。 -
11'h000
- 1025 ~ 2048 (1036) 個の UltraRAM がカスケード接続されています。アドレス入力のどのビットもマスクされません。
-
- SELF_ADDR_A/B[25:15]
この属性はカスケード モードで使用されます。UltraRAM カスケード チェーン内のどのアドレス ビットが、そのビットが関連付けられる特定のブロックをアドレス指定するかに基づいて、この属性を設定する必要があります。カスケード チェーン内の特定の UltraRAM ブロックは、使用される ADDR_A/B アドレス ビットにマッチする SELF_MASK_A/B 属性によるアドレス ビットのマスク後に自己アドレス ビットがセットされたときにアクセスされます。デフォルトは
11'h0
です (下図参照)。
図 1. カスケード チェーンの例
注記: CASCADE_ORDER_CTRL を NONE に設定した場合も、SELF_ADDR/SELF_MASK を使用できます。この設定では必要に応じてファブリック ロジックを使用して非連続な UltraRAM をカスケード接続できます。通常、SELF_MASK | SELF_ADDR は同じカスケード接続内のすべての UltraRAM に同じ値を指定します。これは、読み出しポートの読み出しデータを出口点まで正しく伝搬させるために必要な条件です。