クロック – CLK

Versal ACAP メモリ リソース アーキテクチャ マニュアル (AM007)

Document ID
AM007
Release Date
2020-11-24
Revision
1.1 日本語

各ポートは両方のポートのシングル クロック ピンと完全に同期します。すべてのポートの入力ピンにはセットアップ タイムがあり、この CLK ピンを基準とします。また、出力データ バスの Clock-to-Out も CLK ピンを基準とします。クロックの極性は設定変更可能で、デフォルトでは立ち上がりエッジとなっています。