シンプル デュアル ポート ブロック (SDP) RAM

Versal ACAP メモリ リソース アーキテクチャ マニュアル (AM007)

Document ID
AM007
Release Date
2020-11-24
Revision
1.1 日本語

18Kb ブロックおよび 36Kb ブロックはそれぞれ、SDP RAM モードとしても構成できます。このモードでは、ブロック RAM のポート幅が 2 倍になり、18Kb ブロック RAM では 36 ビット、36Kb ブロック RAM では 72 ビットとなります。ブロック RAM を SDP メモリとして使用する場合、ポート A を読み出しポート、ポート B を書き込みポートとし、読み出しと書き込みを同時に独立して実行できます。読み出しポートと書き込みポートが同じデータ位置に同時にアクセスすると、TDP モードのポート競合と同様に競合が発生します。Versal デバイスは、ブロック RAM を SDP メモリとして使用した場合、READ_FIRST、WRITE_FIRST、NO_CHANGE モードをサポートします。

次の図に、ブロック RAM をシンプル デュアル ポート メモリとして使用した場合の RAMB36 のデータフローを示します。

図 1. RAMB36 をシンプル デュアル ポート メモリとして使用した場合のデータフロー

次の表に、シンプル デュアル ポート メモリとして使用した場合の各ポートの機能とその説明を示します。

表 1. シンプル デュアル ポート モードでのポートの機能および説明
ポート名 説明
ARST_B 出力レジスタ DOUT の値をすべて 0 にリセットする非同期リセット。
DOUT データ出力バス。
DOUTP データ出力パリティ バス。
DIN データ入力バス。
DINP データ入力パリティ バス。
RDADDR 読み出しデータ アドレス バス。
RDCLK 読み出しデータ クロック。
RDEN 読み出しポート イネーブル。
REGCE 出力レジスタ クロック イネーブル。
RSTREG 出力レジスタの同期セット/リセット。
RSTRAM 出力データ ラッチの同期セット/リセット。
WRADDR 書き込みデータ アドレス バス。
WRCLK 書き込みデータ クロック。
WREN 書き込みポート イネーブル。
SLEEP 動的シャットダウンによる消費電力削減。Sleep が High の場合、そのブロックは省電力モードです。
CASDIN[A|B] カスケード データ入力バス。
CASDINP[A|B] カスケード パリティ入力バス。
CASDOUT[A|B] カスケード データ出力バス。
CASDOUTP[A|B] カスケード パリティ出力バス。
  1. カスケード接続した場合のデータフローおよびポートの詳細は、カスケード接続可能なブロック RAM および ブロック RAM のライブラリ プリミティブ を参照してください。