読み出しでは、最後のアクティブなクロック エッジでアドレス バスにより指定されたメモリ セルの内容が、データ出力バスに送信されます。書き込み中や動作のない時は、データ出力バスは変化せず、前のサイクルのデータが保持されます。これは、シングル UltraRAM およびカスケード/マトリクス コンフィギュレーションの両方に当てはまります。同様に、カスケード接続された UltraRAM では、カスケード チェーンの最後の (出口点の) 読み出し出力も以前のデータを保持します。データバスは 72 ビット幅で、下位 64 ビットはデータに使用され、上位 8 ビットはパリティまたは通常のデータ入力に使用されます。