バイト ライト イネーブル

Versal ACAP メモリ リソース アーキテクチャ マニュアル (AM007)

Document ID
AM007
Release Date
2020-11-24
Revision
1.1 日本語

バイト ライト イネーブル機能により、入力データをバイト単位で SRAM アレイに書き込むことができます。ポート A およびポート B のそれぞれに 9 ビットのライト イネーブル入力があります。また、BWE_MODE_[A/B] 属性で選択される 2 つの動作モードがあります。PARITY_INTERLEAVED モードでは、各ライト イネーブル ビットが 8 データ ビット + 1 パリティ ビットの書き込みを可能にします。したがって、各バイトに、それに対応する 1 つのパリティ ビットがあります。PARITY_INDEPENDENT モードでは、各ライト イネーブル ビット (BWE[7:0]) が 8 データ ビット (1 バイト) の書き込みを可能にします。9 番目の BWE ビット (BWE[8]) のイネーブル ビットは、8 つのパリティ ビットからなる 1 バイトを制御します。読み出し動作中は、バイト ライト入力は無視されます。

注記: ECC 機能を使用する場合、ECC レコーダー/デコーダーが正常に機能するには、すべてのバイト ライト イネーブル ビットが 1 に設定されている必要があります。