バイト ライト イネーブル – WEA、WEBWE

Versal ACAP メモリ リソース アーキテクチャ マニュアル (AM007)

Document ID
AM007
Release Date
2020-11-24
Revision
1.1 日本語

データ入力バスの内容を指定したメモリ位置に書き込むには、クロックの立ち上がりエッジ前のセットアップ タイム中に EN と WE の両方がアクティブになる必要があります。データが出力ラッチに読み込まれるかどうかは、書き込みモード (WRITE_FIRST、READ_FIRST、NO_CHANGE) の設定によって決まります。WE が非アクティブで、EN がアクティブの場合は読み出し処理が行われ、書き込みモードの設定にかかわらず、アドレス バスで指定されたメモリ セルの内容がデータ出力バスに送信されます。ライト イネーブル ピンの極性は変更できず、常にアクティブ High です。SDP メモリとして使用する場合、WEBWE[8:0] ポートがバイト ライト イネーブルとなります。TDP メモリとして使用する場合は、WEA[3:0] と WEB[3:0] がそれぞれポート A とポート B のバイト ライト イネーブルとなります。