パイプライン モードのデータ出力カスケード

Versal ACAP メモリ リソース アーキテクチャ マニュアル (AM007)

Document ID
AM007
Release Date
2020-11-24
Revision
1.1 日本語

パイプライン カスケード モードのブロック RAM は標準モードとよく似ていますが、アプリケーションではより高い動作周波数でのカスケード接続が可能になります (下図参照)。このカスケード モードでは、動作周波数を高めるためにブロック RAM の出力レジスタをパイプライン ステージとして使用しており、カスケード データはこの出力レジスタを経由して伝搬します。オプションのレジスタへの入力を選択するマルチプレクサーは、外部ピンの CASOREGIMUX で制御します。これにより、下段のブロック RAM または現在のブロック RAM からのデータを出力レジスタに格納できます。入力マルチプレクサーはブロック RAM への書き込みデータに常に DIN を選択し、ブロック RAM の出力マルチプレクサーはブロック RAM の出力データまたは下段のブロック RAM からのカスケード データのいずれかを選択してレジスタに書き込みます。カスケード ステージごとの最終出力マルチプレクサーは常にレジスタからのデータを選択して最終データとして出力します。このモードでは、すべての DO_REG 属性を TRUE に設定する必要があります。このカスケード モードでは、カスケード チェーンの長さは 1 クロック領域以内に制限されます。

図 1. ブロック RAM のカスケード接続 – パイプライン データ出力カスケード モード