動的パワー ゲーティング機能を使用することで、長時間にわたってあまり使用されていないメモリのスタティック消費電力を削減できます。
SLEEP 入力がアサートされ、セットアップ タイムおよびホールド タイム要件が満たされていると、メモリは次のクロック サイクルでスリープ モードへの移行を開始します。SLEEP 入力は、UltraRAM の読み出し/書き込み動作を無効にします。その結果、読み出しまたは書き込みを実行しようとしても、ウェークアップ タイム要件が満たされるまで無視されます。ただし、セットアップ/ホールド タイム要件を満たす必要があります。スリープ モードでは、SRAM アレイおよび OREG パイプライン レジスタの出力は、次のクロックの立ち上がりエッジに同期して 0 にリセットされます。その他のオプションのパイプライン レジスタは、スリープ モードの影響を受けません。したがって、UltraRAM の最終的なデータ出力値は、ほかのパイプライン レジスタがどのように使用されているかによって、以前の値に保たれるか、または 0 にリセットされます。OREG レジスタの出力は、(ウェークアップ タイム後の) 最初の有効な読み出しデータがパイプラインを通過するまで 0 に保たれます。
SLEEP ピンは、RAM のパワー ゲーティングを制御します。SLEEP = 1 の場合、SRAM ペリフェラル ロジックの電源を切断して消費電力を削減します。SRAM アレイのデータは維持されますが、読み出しや書き込みはできません。SLEEP からのウェークアップ時間は 2 クロック サイクルで、SEU のパフォーマンスには影響を与えません。このピンの極性は設定可能ではありません (アクティブ High)。
ウェークアップ時間は、SLEEP のディアサート後に EN ピンをアサートできるタイミングを定義します。上で述べたウェークアップ クロック サイクルは、オプションのパイプラインが有効になっていないことが前提です。