シンプル デュアル ポート モードの RAMB36E5 は、8 ビットのハミング コード エラー訂正を追加した 72 ビット幅の 512x64 RAM として構成できます。このエラー訂正動作はユーザーから透過的です。
8 つの保護ビット (ECCPARITY) は書き込み動作ごとに生成され、64 ビットのデータと共にメモリに格納されます。この ECCPARITY ビットは、読み出し中にシングル ビット エラーの訂正や、ダブルビット エラーの検出 (訂正は行わない) に使用されます。ECCPARITY ビットはメモリに書き込まれます。
1 回の読み出し動作で 72 ビットのデータ (64 ビットのデータと 8 ビットのパリティ) がメモリから読み出され、ECC デコーダーに入ります。ECC デコーダーは、読み出しの結果(エラーなし、シングル ビット エラーの訂正、ダブル ビット エラーの検出) を示す 2 種類のステータス出力 (SBITERR および DBITERR) を生成します。標準 ECC モードでは、読み出し動作によって DOUT の出力データは訂正されますが、メモリ アレイ内のエラーは修正されません。FMAX を向上させるため、データ出力 (DOUT)、SBITERR、DBITERR には DO_REG 属性で制御されるオプションのレジスタを使用できます。これは、ブロック RAM におけるオプション レジスタと同様です。ECC パイプライン ステージを 1 段追加すると、さらに FMAX を高めることができます。
ECC コンフィギュレーション オプションは、シンプル デュアル ポート モード 72 (64/8) ビット幅の 36Kb ブロック RAM (RAMB36E5) で使用可能です。読み出しと書き込みの幅は、いずれも 72 ビットにする必要があります。RAMB36E5 には、エラーを挿入する機能があります。ブロック RAM の ECC も、SDP モードと同じように READ_FIRST、WRITE_FIRST、NO_CHANGE の各モードをサポートします。