- ビット幅 x1、x2、x4 はサポート対象外となりました。
- デフォルトのポート幅は RAMB36 および RAMB18 共に 0 に変更されました。
- ハード FIFO はサポート対象外となりました。FIFO ファンクションは、ファブリック ロジックを使用して実装できます。
- アドレス イネーブル/比較機能が削除されました。
- シストリック カスケードはサポート対象外となりました。
- SRVAL/INIT 属性が 1 つの属性に統合されました。
- 出力レジスタの非同期リセットがサポートされるようになりました。
- PARITY_INTERLEAVED および PARITY_INDEPENDENT (x72 の場合) のバイト ライト モードがサポートされます。
- ADDREN ピンは削除されました。
- CASDIMUX ピンは削除されました。
- ECCPARITY[7:0] ピンは削除されました。
- RDADDRECC[8:0] は削除されました。
- 出力レジスタをロジック 0 にリセットする非同期リセットのサポートが追加されました。
- この機能をサポートするため、新しい RST_MODE 属性が追加されました。
- ARST_A および ARST_B ピンが追加されました。
- x72 モードで独立したパリティ バイト ライト イネーブルをサポートするため、WEBWE バスに WEBWE[8] ビットが追加されました。
- この機能は、新しい BWE_MODE_B 属性でサポートされます。