ブロック RAM ECC の VHDL および Verilog テンプレート
Versal ACAP メモリ リソース アーキテクチャ マニュアル (AM007)
Document ID
AM007
Release Date
2020-11-24
Revision
1.1 日本語
VHDL および Verilog テンプレートは、
Vivado Design Suite
に記載されています。