ブロック RAM の説明

Versal ACAP メモリ リソース アーキテクチャ マニュアル (AM007)

Document ID
AM007
Release Date
2020-11-24
Revision
1.1 日本語

Versal デバイスには、分散 RAM および高速 SelectIO™ メモリ インターフェイスだけでなく、多数の 36Kb ブロック RAM が備わっています。各 36Kb ブロック RAM には、独立して制御される 2 つの 18Kb RAM があります。ブロック RAM は、デバイス全体でクロック領域 (CR) 内にカラム状に配置されます。通常、1 つのクロック領域内の 1 カラムに 24 個のブロック RAM が含まれます。ブロック RAM ブロックをカスケード接続することでビット数とワード数の多いメモリが実装できるほか、消費電力を抑えるスリープ モード、選択可能な書き込み動作モードを備えています。クロック領域の詳細は、 『Versal ACAP クロッキング リソース アーキテクチャ マニュアル』 (AM003: 英語版日本語版) を参照してください。

注記: デバイスによっては、ほかのブロックへの境界ロジック インターフェイス用に、最上部または最下部のクロック領域のブロック RAM 数が 1 つ少ない場合があります。境界ロジック インターフェイスの例の説明は、 『Versal ACAP SelectIO リソース アーキテクチャ マニュアル』 (AM010: 英語版日本語版) を参照してください。