レジスタ モードでのブロック RAM の RSTREG

Versal ACAP メモリ リソース アーキテクチャ マニュアル (AM007)

Document ID
AM007
Release Date
2020-11-24
Revision
1.1 日本語

ブロック RAM の RSTREG をレジスタ モードで使用すると、出力レジスタをブロック RAM から完全に独立したパイプライン レジスタとして制御できます。次の図では、ブロック RAM の読み出しおよび書き込みは、レジスタ イネーブルまたはセット/リセットとは独立して実行されます。レジスタ モードでは、RSTREG によって DOUT が SRVAL に設定され、ブロック RAM から DBRAM へのデータ読み出しが可能です。DBRAM のデータは、次のクロック サイクルで DOUT に出力できます。次に示すタイミング図は、その他のモードでの RSTREG の例を示しています。

図 1. レジスタ モードでのブロック RAM の RSTREG

図 2. RSTREG モードでのブロック RAM のリセット動作

図 3. REGCE モードでのブロック RAM のリセット動作

図 4. ラッチ モードでのブロック RAM のリセット動作